介紹對支持視頻流和云計算等應用的帶寬需求永無止境,這促使電信服務提供商不斷增加網絡容量,并向更高速的互聯網無線基礎設施晶振遷移.為了最大限度地減少擴展網絡容量所需的資本投資,運營商越來越多地尋求支持更快數據傳輸和更高光纖端口密度的網絡設備解決方案.隨著城域網和核心網從10/40G過渡到100G/400G,以及運營商以太網遷移到更多端口和更高交換密度的10/40千兆以太網(GbE)邊緣路由器,這些趨勢正在加速.讓事情變得復雜的是,制造商面臨著巨大的壓力,要求他們大幅降低光傳輸設備的單位成本.因此,電信設備提供商正在設計下一代城域分組光和移動回程設備,以加速網絡融合并有效降低每比特成本.這些平臺將高速數據傳輸與更高的端口密度和功能集成結合在一起.例如,這些新系統中有許多在一個針對軟件定義網絡(SDN)應用而優化的融合服務平臺中支持OTN交換和IP/MPLS.這些行業趨勢和降低每位光傳輸和交換成本的整體市場壓力,極大地增加了對高度集成,高性能,頻率靈活,可輕松配置的時鐘的需求,適用于各種應用.下一代OTN設備必須支持的常見通信協議及其相關參考頻率.

Skyworks開發了一系列新的時鐘振蕩器和抖動衰減器,針對高速,頻率靈活,超低抖動的時鐘合成進行了優化.這些時鐘器件使系統設計人員能夠設計出"任何端口,任何協議"的線路卡,其抖動性能達到業界領先水平,典型值小于100fsRMS至20MHz).這些器件還支持"動態"頻率重新配置.這一特性極大地簡化了系統設計,在SDN環境中實現了更低的成本和更靈活的服務供應.服務供應允許網絡運營商需要響應用戶對多樣化語音,視頻和數據服務的快速變化的需求,例如云存儲,視頻流和移動服務.

第四代DSPLL與傳統高性能時鐘架構Si5345/44/42抖動衰減器利用獨特的專有架構,與傳統時鐘架構相比,具有更高的頻率靈活性,更低的抖動,更低的相位噪聲和更好的雜散性能.這些新器件采用最先進的工藝技術設計,適用于任何獨立的時鐘器件(55納米CMOS),使得在單一統一架構中提供無與倫比的性能和頻率合成靈活性成為可能.Si5345支持靈活的輸入級,每個時鐘輸入具有獨立的小數分頻器.這種集成簡化了器件與各種不同時鐘源(如BITS,SyncE,SONET/SDH,PDH,ASIC,FPGA)的接口.DSPLL提供抖動衰減,任意頻率轉換,無中斷開關和保持功能.DSPLL將模擬LC-VCO與基于DSP的數字環路濾波器和數字鑒相器相結合.這種混合混合信號方法提供了兩全其美的優勢:在高度集成的數字可編程架構中實現低相位噪聲和低抖動時鐘合成.環路濾波器功能集成在片內,消除了分立濾波器元件,簡化了PCB布局.Si5345器件支持集成快速鎖定特性,無論環路帶寬設置如何(<100毫秒),都能實現極快的PLL采集.除了消除與外部聲表濾波器元件相關的噪聲耦合之外,DSPLL帶寬在0.1Hz至4kHz范圍內可由用戶編程,支持根據應用選擇環路帶寬,同時將抖動傳遞降至最低.相比之下,大多數傳統APLL解決方案需要分立環路濾波器,這種濾波器對電路板級噪聲非常敏感,會影響抖動的產生,并增加PCB布局的復雜性.5|DSPLL驅動五個獨立的多同步小數分頻器,這些分頻器通過非阻塞式交叉點開關連接到10路時鐘輸出陣列.在MultiSynth架構的第一階段,Skyworks晶振的MultiSynth高速小數N分頻器在兩個最接近的整數分頻器值之間無縫切換,以產生精確的輸出時鐘頻率,頻率合成誤差為0ppm.為了消除此過程產生的相位誤差,MultiSynth會計算小數N分頻器產生的時鐘與所需輸出時鐘之間的相對相位差,并動態調整相位以匹配理想時鐘波形.這種新穎的方法可以產生1kHz至800MHz范圍內的任意輸出時鐘頻率,0ppm誤差,同時在整數模式下實現優于100fsRMS的相位抖動性能(12kHz至20MHz),在合成模式下實現小于150fs的性能,同時產生小數和整數相關時鐘.相比之下,傳統架構依賴不執行相位誤差消除的傳統小數分頻器,因此當器件配置為產生小數輸出時鐘時,輸出抖動明顯更高.

第四代DSPLL支持高端口密度線卡下一代10/40/100GOTN交換和傳輸設備正在向更高的端口密度過渡,以進一步擴大網絡容量.這增加了市場對集成度更高的物理層時序器件的需求,這些器件在單個IC中提供多個獨立的PLL,在緊密封裝的高密度線路卡中最小化PCB尺寸.第四代DSPLL架構緊湊且可擴展,使得構建單芯片,多PLL抖動衰減時鐘成為可能,與競爭解決方案相比,這種時鐘明顯更小,低抖動晶振.圖3對比了Si5347四通道DSPLL抖動衰減時鐘與傳統數字+模擬鎖相環(DPLL+APLL)方法.傳統的解決方案使用DPLL進行抖動衰減,使用APLL進行頻率轉換.這種架構沒有針對空間,功耗或性能進行優化.由于每個APLL都使用分立的VCO,因此當VCO工作頻率接近時,傳統架構極易受到串擾的影響.相比之下,Skyworks的DSPLL架構取代了DPLL和APLL.DSPLL利用高數字,低噪聲架構來提供針對空間和功耗進行了高度優化的解決方案.每個DSPLL都使用大量片內調節器進行隔離,提供噪聲隔離,同時最大限度地降低串擾.因此,與同類多PLL解決方案相比,Si5347器件可提供任意頻率的時鐘合成,抖動降低60%以上,尺寸縮小50%.通過這種方法,Si5347提供了業界最高水平的PLL集成度和性能.

創新的DSPLL和MultiSynth時鐘架構助力高密度10/40/100G線路卡設計

511FCA156M250CAG	Skyworks	Si511	XO	156.25 MHz	LVDS	2.5V	±20ppm
530CB50M0000DGR	Skyworks	Si530	XO	50 MHz	CMOS	3.3V	±20ppm
530BC125M000DGR	Skyworks	Si530	XO	125 MHz	LVDS	3.3V	±7ppm
531FC125M000DG	Skyworks	Si531	XO	125 MHz	LVDS	2.5V	±7ppm
531AC125M000DG	Skyworks	Si531	XO	125 MHz	LVPECL	3.3V	±7ppm
531EC125M000DG	Skyworks	Si531	XO	125 MHz	LVPECL	2.5V	±7ppm
531FC106M250DG	Skyworks	Si531	XO	106.25 MHz	LVDS	2.5V	±7ppm
530AC155M520DGR	Skyworks	Si530	XO	155.52 MHz	LVPECL	3.3V	±7ppm
531AC200M000DGR	Skyworks	Si531	XO	200 MHz	LVPECL	3.3V	±7ppm
531BC000110DGR	Skyworks	Si531	XO	148.35165 MHz	LVDS	3.3V	±7ppm
531BC148M500DGR	Skyworks	Si531	XO	148.5 MHz	LVDS	3.3V	±7ppm
565BAA208M000BBG	Skyworks	Si565	VCXO	208 MHz	LVDS	1.8V, 2.5V, 3.3V	±20ppm
550CE102M400DG	Skyworks	Si550	VCXO	102.4 MHz	CMOS	3.3V	±20ppm
536AB156M250DG	Skyworks	Si536	XO	156.25 MHz	LVPECL	3.3V	±20ppm
535BB156M250DG	Skyworks	Si535	XO	156.25 MHz	LVDS	3.3V	±20ppm
536BB156M250DG	Skyworks	Si536	XO	156.25 MHz	LVDS	3.3V	±20ppm
530BB156M250DG	Skyworks	Si530	XO	156.25 MHz	LVDS	3.3V	±20ppm
531FC155M520DG	Skyworks	Si531	XO	155.52 MHz	LVDS	2.5V	±7ppm
531BC000110DG	Skyworks	Si531	XO	148.35165 MHz	LVDS	3.3V	±7ppm
530EC156M250DG	Skyworks	Si530	XO	156.25 MHz	LVPECL	2.5V	±7ppm
530BC187M500DG	Skyworks	Si530	XO	187.5 MHz	LVDS	3.3V	±7ppm
530BC200M000DG	Skyworks	Si530	XO	200 MHz	LVDS	3.3V	±7ppm
531FC148M500DG	Skyworks	Si531	XO	148.5 MHz	LVDS	2.5V	±7ppm
531FB125M000DG	Skyworks	Si531	XO	125 MHz	LVDS	2.5V	±20ppm
530BB100M000DG	Skyworks	Si530	XO	100 MHz	LVDS	3.3V	±20ppm
570BBC000159DG	Skyworks	Si570	XO	148.5 MHz	LVDS	3.3V	±20ppm
514BCA000112AAG	Skyworks	Si514	XO	10 MHz	LVDS	3.3V	±20ppm
530BC312M500DG	Skyworks	Si530	XO	312.5 MHz	LVDS	3.3V	±7ppm
531BC312M500DG	Skyworks	Si531	XO	312.5 MHz	LVDS	3.3V	±7ppm
530BC250M000DG	Skyworks	Si530	XO	250 MHz	LVDS	3.3V	±7ppm
531AC250M000DG	Skyworks	Si531	XO	250 MHz	LVPECL	3.3V	±7ppm
531BC250M000DG	Skyworks	Si531	XO	250 MHz	LVDS	3.3V	±7ppm
531FC250M000DG	Skyworks	Si531	XO	250 MHz	LVDS	2.5V	±7ppm
510BBA000110BAG	Skyworks	Si510	XO	148.35165 MHz	LVDS	3.3V	±25ppm
511FBA148M500AAG	Skyworks	Si511	XO	148.5 MHz	LVDS	2.5V	±25ppm
511DBA100M000BAG	Skyworks	Si511	XO	100 MHz	HCSL	3.3V	±25ppm
511FBA135M000BAG	Skyworks	Si511	XO	135 MHz	LVDS	2.5V	±25ppm
514CBC001037BAG	Skyworks	Si514	XO	24.576 MHz	CMOS	3.3V	±25ppm
530AC106M250DG	Skyworks	Si530	XO	106.25 MHz	LVPECL	3.3V	±7ppm
530FC106M250DG	Skyworks	Si530	XO	106.25 MHz	LVDS	2.5V	±7ppm
531EC106M250DG	Skyworks	Si531	XO	106.25 MHz	LVPECL	2.5V	±7ppm
530EB50M0000DG	Skyworks	Si530	XO	50 MHz	LVPECL	2.5V	±20ppm
530AA156M250DG	Skyworks	Si530	XO	156.25 MHz	LVPECL	3.3V	±50ppm
531FB150M000DG	Skyworks	Si531	XO	150 MHz	LVDS	2.5V	±20ppm
530EC148M500DG	Skyworks	Si530	XO	148.5 MHz	LVPECL	2.5V	±7ppm
530FC148M500DG	Skyworks	Si530	XO	148.5 MHz	LVDS	2.5V	±7ppm
530AB156M250DG	Skyworks	Si530	XO	156.25 MHz	LVPECL	3.3V	±20ppm
530AC25M0000DG	Skyworks	Si530	XO	25 MHz	LVPECL	3.3V	±7ppm
531AC100M000DG	Skyworks	Si531	XO	100 MHz	LVPECL	3.3V	±7ppm
570CBC000306DG	Skyworks	Si570	XO	22.5792 MHz	CMOS	3.3V	±20ppm
535AC156M250DG	Skyworks	Si535	XO	156.25 MHz	LVPECL	3.3V	±7ppm
536AC125M000DG	Skyworks	Si536	XO	125 MHz	LVPECL	3.3V	±7ppm
536AC156M250DG	Skyworks	Si536	XO	156.25 MHz	LVPECL	3.3V	±7ppm
531FA312M500DG	Skyworks	Si531	XO	312.5 MHz	LVDS	2.5V	±50ppm
531BC311M040DG	Skyworks	Si531	XO	311.04 MHz	LVDS	3.3V	±7ppm
570BAB001641DG	Skyworks	Si570	XO	156.25 MHz	LVDS	3.3V	±50ppm
570ABA001058DGR	Skyworks	Si570	XO	644.53 MHz	LVPECL	3.3V	±20ppm
570ABA001328DGR	Skyworks	Si570	XO	1.066 GHz	LVPECL	3.3V	±20ppm
510GBA100M000BAGR	Skyworks	Si510	XO	100 MHz	CMOS	2.5V	±25ppm
510GBA125M000BAGR	Skyworks	Si510	XO	125 MHz	CMOS	2.5V	±25ppm

正在載入評論數據...

上一篇：Skyworks思佳訊晶振時序集成電路滿足當今嵌入式市場的需求

此文關鍵字：物聯網應用晶振石英振蕩器低電源電壓晶振

亚洲国产精品日韩-亚洲激情-亚洲欧美 91-亚洲欧美成人日韩-青青青草视频在线观看-青青青草影院

資訊中心

金洛博客

創新的DSPLL和MultiSynth時鐘架構助力高密度10/40/100G線路卡設計

相關資訊

姓名：
郵箱：
正文：

亚洲 国产精品 日韩-亚洲 激情-亚洲 欧美 91-亚洲 欧美 成人日韩-青青青草视频在线观看-青青青草影院

資訊中心

金洛博客

創新的DSPLL和MultiSynth時鐘架構助力高密度10/40/100G線路卡設計

相關資訊

亚洲国产精品日韩-亚洲激情-亚洲欧美 91-亚洲欧美成人日韩-青青青草视频在线观看-青青青草影院